Verilog와 SystemVerilog로 디지털 회로를 설계하고 시뮬레이션하는 방법을 실습 예제와 함께 정리합니다.
모듈 정의, 포트 연결, 모듈 인스턴스화 방법을 설명합니다. 계층적 설계를 위한 핵심 개념을 다룹니다.
Verilog & SystemVerilog
