이 블로그는 AI/ML, 하드웨어, 임베디드, 프로그래밍 등 직접 공부하고 만든 결과물을 정리하는 공간입니다. 총 433개의 글이 카테고리별로 정리되어 있으며, 학습 노트, 프로젝트 진행 보고서, 짧은 팁까지 다양한 형태로 작성되어 있습니다. 카테고리에서 원하는 주제를 선택하시거나, 최신순/인기순 정렬로 둘러보실 수 있습니다.
1-7. 코딩 테스트: 면접 준비
면접 대비 예상 질문 및 답변, 면접 팁
7-3. FSM 설계 예제: 제어기 설계
간단한 제어기 설계를 통해 FSM 설계의 실용적인 측면을 다룹니다. 시스템 제어에 FSM이 어떻게 활용되는지 알아봅니다.
7-4. FSM 설계 고급: 파이프라인 기법
FSM 설계에서 성능 향상을 위한 파이프라인 기법 소개 및 예제, state encoding 기법 비교.
6-4. 실습: 시프트 레지스터 설계
시프트 레지스터 설계 실습을 통해 순차 논리 회로 설계를 이해하고, Verilog 코드를 작성합니다.
6-1. 순차 논리 회로 모델링 - 플립플롭
D 플립플롭, JK 플립플롭 등 다양한 플립플롭의 동작 원리와 Verilog 모델링 방법을 설명합니다.
7-5. FSM 설계 고급: 상태 코딩 기법
FSM 상태 코딩 방식(One-hot, Gray code 등)에 대한 설명 및 장단점 비교.
7-2. FSM 설계 예제: 시퀀스 감지기
시퀀스 감지기를 설계하는 예제를 통해 FSM 설계 과정을 실습합니다. 상태 다이어그램 및 Verilog 코드를 작성합니다.
7-1. Verilog의 유한 상태 기계(FSM) 설계
유한 상태 기계의 개념과 Verilog를 이용한 FSM 설계 방법을 설명합니다. Moore 및 Mealy 머신을 다룹니다.
6-2. 순차 논리 회로 모델링 - 래치
래치의 동작 원리와 Verilog 모델링 방법을 설명합니다. 플립플롭과의 차이점을 비교합니다.
6-3. 순차 논리 회로 모델링 - 카운터
업 카운터, 다운 카운터, 모드-n 카운터 등 다양한 카운터의 Verilog 모델링 방법을 설명합니다.
8-1. 딥러닝 응용: 전이 학습
전이 학습 개념, 사전 훈련된 모델 사용, 미세 조정
10-4. 딥러닝 프로젝트: 배포
모델 배포, API 구축, 웹 서비스
1-1. 인공지능과 머신러닝 개요: AI, ML, DL의 관계
인공지능(AI), 머신러닝(ML), 딥러닝(DL)의 개념과 역사, 그리고 이들 간의 관계를 이해합니다.
1-2. 머신러닝 기초: 데이터, 모델, 학습의 이해
머신러닝의 핵심 구성요소인 데이터, 모델, 학습 과정을 이해하고, 딥러닝 학습을 위한 기초를 다집니다.
1-3. 딥러닝이란 무엇인가: 신경망과의 관계
딥러닝의 정의와 머신러닝과의 관계, 특히 신경망과의 연관성을 설명하고, 딥러닝의 장점을 강조합니다.
1-4. 딥러닝의 주요 응용 분야: 이미지, 음성, 자연어 처리
딥러닝이 활발하게 활용되는 주요 분야(이미지 인식, 음성 인식, 자연어 처리)의 대표적인 사례를 소개합니다.
1-1. 전자의 흐름을 이해하다: 전압, 전류, 저항의 기본 원리
전자 회로의 가장 기본적인 개념인 전압, 전류, 저항을 정의하고 옴의 법칙을 통해 이들 사이의 관계를 설명합니다.
1-2. 신호의 세계: AC/DC 신호, 주기, 주파수, 위상
직류(DC)와 교류(AC) 신호의 차이를 이해하고, AC 신호의 주요 특성인 주기, 주파수, 위상 개념을 다룹니다.
1-3. 증폭기의 역할과 이상적인 특성: 이득, 입출력 임피던스, 선형성
증폭기가 무엇인지, 그리고 이상적인 증폭기가 갖춰야 할 이득, 입력 임피던스, 출력 임피던스, 선형성 등의 특성을 소개합니다.
1-4. 데시벨(dB)의 이해: 이득 계산과 주파수 응답 분석에 활용
증폭기의 이득을 표현하는 데 널리 사용되는 데시벨(dB) 단위의 개념과 계산 방법, 그리고 그 활용법을 학습합니다.
1-1. Verilog HDL 소개
Verilog HDL의 역사, 특징, 사용 분야를 간략하게 소개합니다. 디지털 시스템 설계에 Verilog가 어떻게 활용되는지 알아봅니다.
1-2. 디지털 시스템 설계 과정
Verilog를 이용한 디지털 시스템 설계의 전반적인 과정을 설명합니다. 설계, 시뮬레이션, 합성, 검증 단계를 소개합니다.
1-3. Verilog HDL의 기본 문법
Verilog의 기본 문법인 모듈, 포트, 데이터 타입, 연산자 등을 설명합니다. 간단한 예제를 통해 기본 문법을 익힙니다.
2-1. Verilog의 데이터 타입
Verilog에서 사용되는 다양한 데이터 타입(net, variable, integer, real 등)을 설명하고, 각 타입의 특징과 사용법을 알아봅니다.